Anwendung von FPGA SOC

[ntxp]

Liebe Gruppe,

Möchte nur eine Erhebung über die kommerziellen Anwendungen von FPGA SOC, die großen Chips von Xilinx und @ ltera, wie VirtexII Pro.

Ideen oder Application-Sharing hier Erfahrungen sind erwünscht.

ntxp.

 

[Bartart]

Hi!

Die meisten der SOC Anwendung Ziele Telekommunikation Anwendungen, wie
z. B. 3G, 4G Industrie, networing-und ADSL-Technologie.

Ich arbeite an DDC SoC, viel "DSP-Leistung" und "multimilion Gates" sind erforderlich, dass ist der Grund, warum ich diese große FPGA.

Good luck, Bart

 

[ntxp]

Vielen Dank für Ihre Antwort.

Ich bin mir sicher, DSP-Anwendungen sind nur einige der beliebten Verwendung von Chip-Design.

Aber Sie als FPGA-Prototyping-Werkzeuge oder für Produkt-Einsatz?

ntxp

 

[rntsay]

bartart,

Wie Sie bei der Konfiguration dieser großen FPGA's?(wenn nicht mit JTAG-Kabel)

EEPROMs müssen zu viele.Ich sehe Xilinx System ACE-und System-SC,
haben Sie diese?

thnx

 

[Bartart]

rntsay schrieb:

bartart,Wie Sie bei der Konfiguration dieser großen FPGA's?
(wenn nicht mit JTAG-Kabel)EEPROMs müssen zu viele.
Ich sehe Xilinx System ACE-und System-SC,

haben Sie diese?thnx

 

[mab]

Hi

Ich werde mit einem @ ltera Stratix für eine (schnelle) DSP-Algorithmus.
Ich bin mir bewusst, dass Software Radios sind auch eine übliche Anwendung für
große FPGA's

mab

 

[Bartart]

Hi!

Bevor Sie entscheiden, welche FPGA Sie verwenden möchten, zu 100% sicher, ob es verfügbare Hilfe für ausgewählte Gerät aus der Lieferanten.

Ich glaube, X * l * nx ist besser, auf dieser Website,

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />@ @ lter ist besser auf den Preis Website

<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="Shocked" border="0" />SDR 4 EVER

Good luck, Bart

 

[TurboPC]

Bartart schrieb:

Hi!Bevor Sie entscheiden, welche FPGA Sie verwenden möchten, zu 100% sicher, ob es verfügbare Hilfe für ausgewählte Gerät aus der Lieferanten.Ich glaube, X * l * nx ist besser, auf dieser Website,
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

@ @ lter ist besser auf den Preis Website
<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="Shocked" border="0" />

SDR 4 EVERGood luck, Bart

 

[Jayson]

Wie kann man schätzen, wie viele Tore man wirklich braucht in einem FPGA?
Wie geht jemand über diese Bestimmung?Es scheint, einige von Ihnen nur diese Nummern wählen bis schwimmende in der Luft.

- Jayson

 

[TurboPC]

Jayson schrieb:

Wie kann man schätzen, wie viele Tore man wirklich braucht in einem FPGA?

Wie geht jemand über diese Bestimmung?
Es scheint, einige von Ihnen nur diese Nummern wählen bis schwimmende in der Luft.- Jayson

 

[Jayson]

okay, wenn jemand eine Idee, ein Video-Capture-Karte für PCI mit einer gemeinsamen Codec, wie jemand, eine FPGA-Prototyp auf, um in erster Linie?Haben Sie erst die gesamte Software auf dem Computer simulieren, um eure Herzen und die Wahl eines FPGA Hoffnung wird es funktionieren?

- Jayson

 

[TurboPC]

Wenn Sie sehr unsicher Ihrer Ressourcen, mit einem FPGA-Gerät, das viele in der gleichen Größe Fußabdruck.Zumindest werden Sie reduzieren Sie die Risiken.Sie können immer eine größere später.Sehen Sie sich die Spartan-IIE oder Zyklon.

Es gibt keinen Workaround: Entweder haben Sie eine Vorstellung von der erforderlichen Ressourcen, entweder man sie der größte Teil davon, und wählen Sie das Gerät danach.

Video Erwerb Card?Lassen Sie uns gehen durch Beseitigung:

1 - Die analogen Video-Schnittstelle ist in der Regel geschieht durch einen Decoder-Chip, wie Philips, NEC, ...und erfordert nur sehr wenige Klebstoff-Logik.Nur ein Mikro-Controller-Programm zu den Registern mit I2C (könnte in FPGA für statische oder quasi-statische Konfigurationen).

2 - Für die PCI-Schnittstelle, es hängt davon ab, ob Sie beabsichtigen, einen Teil der PCI-Standard oder die voll.Viele PCI-FPGA-Kerne wurden von verschiedenen Lieferanten.Sie werden auch die Ressourcen, die für unterschiedliche Zielgruppen Geräte.Ein Beispiel unter.
http://www.xilinx.com/products/logicore/pci/xil_pci.htm

3 - Die gemeinsame Codec Sie erwähnt ist eine große Unbekannte.Sicherlich haben Sie etwas im Auge behalten und Sie planen, ein bestehendes Codec bereits gezielt für ein Gerät.Ist dies nicht der Fall, müssen Sie Ihre Design-Partition in kleinere Blöcke und die Anzahl der Ressourcen, die für jeden.Ja!Es ist ein langer Prozess, aber es gibt keinen anderen Weg.

Wenn Sie beabsichtigen, ein MPEG-Codec, ich weiß, gibt es eine 1-Chip-Lösung mit einer PCI-Schnittstelle.Daher müssen Sie möglicherweise nur ein CPLD für die Klebstoff-Logik.

Viel Glück!

 

[Gladiolus]

Ich habe sie in allen Arten von Telekom-Anwendungen.

Video-Verarbeitung, ASIC-Code Bewertung, Set-Top-Boxen, R & D, militärische Anwendungen ...

KOIVU

 

[Bartart]

Jayson schrieb:

Wie kann man schätzen, wie viele Tore man wirklich braucht in einem FPGA?

Wie geht jemand über diese Bestimmung?
Es scheint, einige von Ihnen nur diese Nummern wählen bis schwimmende in der Luft.- Jayson

 

[ljkong]

Danke.Es ist so gut.

 

[Ohh]

Ich bin mir nicht sicher, ob die programmierbare SOC Geräte wie
Xilinx Virtex-II Pro oder @ ltera Excalibur unterstützen teilweise & Run-Time-Rekonfiguration des FPGA-Logik oder nicht.Wenn sie können,
Es ist auch möglich,
einer Laufzeitanwendung rekonfigurierbarer System
, die es uns ermöglicht Be-und Entladen
Kerne in die FPGA-Stoff, und
Dieser Prozess kann durch die eingebettete Prozessoren, die auf der gleichen sterben.