3 Um Delta-Sigma-Modulator in Matlab und Verilog

[strennor]

Hallo zusammen, hat es schon lange lese ich articals, Dateien herunterladen, lernen Sie Ihre Erfahrungen hier. Nun ist es Zeit, etwas zu teilen. Ich habe gelernt, einige Delta-Sigma-Modulator und tat einen einfachen Simulink-Modell in Matlab mit 32-Bit-Umsetzung, dann ein Verilog-Code 24bit Realisierung mit Testbench. Ein beiefly Dokumentation ist beigefügt. Falls Sie Delta-Sigma-Experte irgendwelche Ratschläge geben, werde ich mehr als glücklich sein. Genießen Sie es! Regards, Strennor

 

[ipyd]

Vielen Dank .. Ich schätze Ihre Arbeit ... Jetzt bin ich mit dem Studium dieses Sigma-Delta-Modulator, aber ich noch keine Ahnung, wie es zu implementieren. Ich werde versuchen, Ihren Code .. und ich werde gefragt, ob ich ein Problem habe .. Dank ..

 

[frankwen]

GOOG Kerl veryuseful thank u very much [quote = strennor] Hallo zusammen, Es war eine lange Zeit las ich articals, Dateien herunterladen, lernen Sie Ihre Erfahrungen hier. Nun ist es Zeit, etwas zu teilen. Ich habe gelernt, einige Delta-Sigma-Modulator und tat einen einfachen Simulink-Modell in Matlab mit 32-Bit-Umsetzung, dann ein Verilog-Code 24bit Realisierung mit Testbench. Ein beiefly Dokumentation ist beigefügt. Falls Sie Delta-Sigma-Experte irgendwelche Ratschläge geben, werde ich mehr als glücklich sein. Genießen Sie es! Regards, Strennor [/quote]

 

[ptoo]

ich danke Ihnen gute doc Ich schätze Sie, wenn Sie mir einen Rat die Sigma-Delta-Fractional-PLL

 

[semon]

Vielen Dank .. Ich schätze Ihre Arbeit ... Jetzt bin ich mit dem Studium dieses Sigma-Delta-Modulator, aber ich noch keine Ahnung, wie es zu implementieren. Ich werde versuchen, Ihren Code .. und ich werde gefragt, ob ich ein Problem habe .. Dank ..

 

[Maidabino]

Hanks viel.

 

[ahball]

gut, danke!

 

[IFadeToGrey]

Hallo Strennor, Vielen Dank für dieses Posting. Ich versuche immer noch, um meinen Kopf herum, wie Delta-Sigma-DACs arbeiten zu wickeln. Warum ist die Ausgabe vier Bits statt einem, und wie verhält sie sich zu der Offset? TIA

 

[IFadeToGrey]

Kann mir jemand helfen, mir einen Einblick auf das? Dank.

 

[tupadupa]

Thanks for sharing! Schönes Beispiel. In der digitalen Version DSM Ich würde alle Datentypen (in Addierern, Umbau-Blöcke) zu Ganzzahl ändern und entfernen Sie den Quantisierer.

 

[xabarov]

In der digitalen Version DSM Ich würde alle Datentypen (in Addierern, Umbau-Blöcke) zu Ganzzahl ändern und entfernen Sie den Quantisierer

Ja, ich bin dabei, es zu tun.. Signiert Typen sind flexibler, denke ich. Es kann nützlich sein, wenn Sie möchten, auf die Breite des Akkus ändern. Hat jemand versucht, Verilog-Simulation mit 24-Bit-Eingangssignal fullscale? Sieht aus wie Modulator Überlastung und instabil werden. Was ist ein Eingabebereich für diesen Modulator `s 24-Bit-Implementierung? In realen Umsetzung, sollten wir vermeiden Überlauf mit sättigenden Addierer? Bitte, teilen Sie Ihre Erfahrung.

 

[wonbef]

ich danke Ihnen sehr! Jetzt bin ich für sie suchen

 

[skyenew]

so cool!! ~ ~ ~

 

[yangyang10182]

so cool.thanks zur Mitbenutzung.