über die Häufigkeit caluculation

K

kotta

Guest
Hai all, antworten Sie bitte auf den folgenden, 1. In der Regel während caluculating Betriebsfrequenz von einer digitalen Schaltung "was ist der Grund bei der Betrachtung nur zwei Flip-Flops". Was SREEDHAR
 
"Nur zwei Flip-Flops"? Können Sie erklären, die Berechnung zuerst??
 
es ist nicht reg zu reg Verzögerung ur goint o berechnen! u haben, um den Pfad Verzögerung haben wir 4 Typen von Pfaden in der digitalen Design 1 zu berechnen. reg zu reg 2. reg auf Pin 3. Pin REG 4. Stift zu Stift, so dass Sie die Verzögerung zwischen diesen 4 Pfade in Ihrem Design zu berechnen. In den meisten der Entwürfe berechnen wir den reg zu reg Verzögerung. aber wir müssen bedenken, dass Rest der Verzögerung auch als imp als reg zu reg Verzögerung an einen Stromkreis mit jegliche Timing-Verletzung. lassen Sie mich wissen, wenn Sie mehr Informationen über dieses Bedürfnis.
 
Sie müssen sicherstellen, dass ein Signal breitet sich zwischen zwei Register, um eine funktionierende Schaltung ... oder anderes haben, wird die Uhr nicht lang genug sein, um seinen Wert zu fangen, und es wird nie in die nächste Phase der Register zu gehen .. . das ist, warum Sie die Taktperiode mehr als die größte Verzögerung zwischen zwei Registern zu haben ...
 
Bedenken Sie immer, worst-Pfad (längster Weg), um herauszufinden, die Betriebsfrequenz des Systems.
 

Welcome to EDABoard.com

Sponsor

Back
Top